Implementacija FIR filtra sa NMR i TDR zastitom

1. Zadatak

- Implementirati parametrizovani FIR filtar sa parametrima fir_ord, DATA_WIDTH_IN i DATA_WIDTH_OUT
- Na svaki MAC modul primijeniti N-modular Redundancy tehniku sa K rezervi
- Na voter logiku primijeniti Triplex-Duplex Redundancy tehniku otpornosti na greške
- MAC realizovati pomoću DSP jedinica sa najmanje dvije pipeline faze
- Obezbijediti AXI Stream slave i AXI Stream master interfejse na top nivou
- Simulacijom dokazati funkcionalnu ispravnost sistema (mismatch_cnt_dbg=0) za osnovni slučaj
- Tcl fault skriptama pokazati trošenje rezervi i narušavanje izlaza tek nakon prelaska preko K
- Analizirati utrošenost resursa i procijenjenu frekvenciju za vise N/K konfiguracija



Slika 1. Osnovna FIR arhitektura sa AXI-Stream interfejsima

2. Tehnike otpornosti na greške

Na slici je prikazana osnovna ideja redundantnog sistema: više modula računa isti rezultat, switch bira aktivne izlaze, a voter formira pouzdanu odluku. Ovo je direktna konceptualna osnova za nmr_mac blok



Slika 2. Koncept NMR with spares: moduli, switch i voter

Na sledećoj slici je prikazan voter sa tri para glasačkih jezgara koja se prvo međusobno validiraju, a tek onda daju finalni rezultat



Slika 3. Triplex-duplex redundancy - koncept zaštite voter logike

3. VHDL modeli

Fajl	Uloga i signali
design/util_pkg.vhd	- pomoćni paket sa funkcijom log2c - omogućava da se adrese, selekcioni signali i širine sabirnica računaju generički za različite fir_ord, N i K konfiguracije.
design/mac.vhd	- osnovni DSP MAC blok - realizuje množenje i akumulaciju preko Xilinx MACC_MACRO - LATENCY=>2 ispunjava uslov o najmanje dvije faze protocne obrade
design/mux.vhd	- genericki multiplekser - koristi se kao gradivni element switch logike kada treba izabrati jedan izlaz iz više redundantnih kandidata
design/switch.vhd	- bira N aktivnih izlaza iz skupa N+K MAC replica - ključno ulazno upravljanje je signal *sel*, koji comparator formira kada treba ubaciti spare modul umjesto neispravnog primary lane-a
design/voter.vhd	- TDR voter - interno koristi tri para voter_core jedinica, a signali *pair_votes* i *pair_valid* određuju koji parovi su pouzdani i mogu učestvovati u finalnoj odluci
design/comparator.vhd	- poredi aktivne lane-ove sa voted rezultatom i vodi stanje zamjena - *fault_cnt_reg* i *sel_reg* direktno pokazuju koliko je rezervi potrošeno i koji lane je preusmjeren na spare
design/nmr_mac.vhd	- centralni fault-tolerantni blok po jednom FIR tapu - u njemu su povezani N+K MAC replika, switch, TDR voter i comparator - signal *mac_all* čuva sve izlaze replika i koristi se za fault injection
design/fir_filter.vhd	- parametrizovano FIR jezgro - za svaki tap instancira po jedan nmr_mac, sabira njihove rezultate i kroz *valid_pipe* poravnava izlaz sa DSP latencijom
design/top.vhd	- top-level wrapper koji povezuje FIR jezgro sa AXI-Stream interfejsima - *xfer* -> prihvat odbirka - *processing_done* -> oznaka kraja obrade frame-a
sim/txt_util.vhd	- pomoćni simulacioni paket za čitanje tekstualnih fajlova sa ulazima, koeficijentima i referentnim rezultatima
sim/top_tb.vhd	- testbench - signali za provjeru i fault demonstraciju: *mismatch_cnt_dbg, done_seen, dbg_fault_cnt_int i dbg_spares_left*

4. Tcl skripte

Skripta / akcija	Sta radi
scripts/run.tcl	- bootstrap skripta - otvara/kreira Vivado projekat i pravilno uvezuje design, sim, files i constraint
Run Behavioral Simulation	- pokreće osnovnu funkcionalnu provjeru Sistema - posle restarta i run 1200000 ns očekuje se *Total mismatches: 0* i *Verification DONE!*
Run Synthesis	- pokreće synth za glavnu konfiguraciju i daje utilization report sa LUT, FF i DSP resursima
Run Implementation	- pokreće implementaciju i generise timing i implementation utilization report - WNS, frekvencija i kritična putanja
scripts/force_fault.tcl	- behavioral fault sa jednom ubačenom greškom po modelu restart -> add_force -> run
scripts/force_fault_campaign.tcl	- fault demonstracijua - koristi se za 1, 2, 3, 4 i 6 grešaka tako što se promijeni *ff_campaign_fault_count* - preko *dbg_** signala se prati trošenje rezervi i pojava mismatcha
scripts/analysis_nk_flow.tcl	- automatski sweep za vise N/K konfiguracija - radi synth i impl u in-memory projektu i daje tabelu resursa i procijenjene frekvencije na kraju

Redosled u Vivadu:

source scripts/run.tcl
Run Behavioral Simulation
Run Synthesis
Run Implementation
force_fault.tcl
force_fault_campaign.tcl
analysis_nk_flow.tcl

5. Behavioral simulacija

Behavioral simulacija potvrduje osnovnu funkcionalnu ispravnost sistema. Najvažnije poruke koje se očekuju u simulator logu su Total mismatches: 0 i Verification DONE!, jer direktno pokazuju da se izlaz poklapa sa referentnim rezultatima iz tekstualnih fajlova



Slika 5. Behavioral simulacija top_tb testbencha

Na waveformu se vidi prolazak ulaznih odbiraka i izlaznih rezultata kroz sistem. Bitno je da mismatch_cnt_dbg ostane 0, a funkcionalna ispravnost se potvrduje završetkom testbencha

```
restart
INFO: [Wavedata 42-604] Simulation restarted
run 1200000 ns
Note: Total mismatches: 0
Time: 1100485 ns  Iteration: 0  Process: /top_tb/p_check  File: C:/Users/mihaj/Desktop/nmr/Sistemi_projekat/sim/top_tb.vhd
Note: Verification DONE!
Time: 1100585 ns  Iteration: 0  Process: /top_tb/p_stim  File: C:/Users/mihaj/Desktop/nmr/Sistemi_projekat/sim/top_tb.vhd
run: Time (s): cpu = 00:00:26 ; elapsed = 00:02:32 . Memory (MB): peak = 3226.105 ; gain = 1.023
```

Slika 6. Simulator log nakon behavioral provjere

6. Sinteza, implementacija, frekvencija i kritična putanja

Za glavnu konfiguraciju synthesis report pokazuje LUT=6038, FF=294 i DSP=48. Nakon implementacije frekvencija u Clock Summary iznosi 54.645 MHz, dok pozitivan WNS potvrduje da su timing ograničenja zadovoljena.

WNS je bitan jer pokazuje koliko je dizajn udaljen od narušavanja setup ograničenja. Cilj je da WNS ostane pozitivan i što bliži nuli, što znači da je projektovana frekvencija realno održiva.



Slika 7. Design Timing Summary nakon implementacije

Na sledećoj slici se vidi da su svi zadati timing uslovi ispunjeni.



Slika 8. Timing summary

Projektovana frekvencija dostižna na FPGA implementaciji.



Clock Summary

Name	Waveform	Period (ns)	Frequency (MHz)
sys_clk_pin	{0.000 9.150}	18.300	54.645

Slika 9. Clock Summary za sistemski takt

Clock Summary prikazuje period i frekvenciju sistemskog takta54.645 MHz.



Intra-Clock Paths

Clock	Edges (WNS)	WNS (ns)	TNS (ns)	Failing Endpoints (TNS)	Total Endpoints (TNS)	Edges (WHS)	WHS (ns)	THS (ns)	Failing Endpoints (THS)	Total Endpoints (THS)	WPWS (ns)	TPWS (ns)	Failing Endpoints (TPWS)	Total Endpoints (TPWS)
sys_clk_pin	rise - rise	4.480	0.000	0	2048	rise - rise	0.154	0.000	0	2048	8.650	0.000	0	343

Slika 10. Intra-Clock Paths pregled

7. Forsiranje grešaka i trošenje rezervi

Fault demonstracija se radi na behavioral nivou preko force_fault.tcl i force_fault_campaign.tcl. Single fault skripta služi za najjednostavniji scenario, dok campaign skripta pokazuje kako se trose rezerve K i kada izlaz pocinje da odstupa.

Za preglednije praćenje fault scenarija u waveform prikazu korišćeni su pomoćni testbench signali *dbg_fault_cnt_int* i *dbg_spares_left*, koje Tcl skripte postavljaju kao vizuelne indikatore očekivanog toka zamjena. Stvarni pokazatelj da li je izlaz sistema ostao ispravan je signal *mismatch_cnt_dbg*.

Komande za neke od fault campaign slučajeva:

1 greška

```
set ::ff_campaign_fault_count 1
set ::ff_campaign_final_run_ns 4000
source C:/Users/mihaj/Desktop/nmr/Sistemi_projekat/scripts/force_fault_campaign.tcl
unset ::ff_campaign_fault_count
unset ::ff_campaign_final_run_ns
```

Očekivano: dbg_fault_cnt_int=1, dbg_spares_left=2, mismatch_cnt_dbg=0.

2 greške

```
set ::ff_campaign_fault_count 2
set ::ff_campaign_final_run_ns 4000
source C:/Users/mihaj/Desktop/nmr/Sistemi_projekat/scripts/force_fault_campaign.tcl
unset ::ff_campaign_fault_count
unset ::ff_campaign_final_run_ns
```

Očekivano: dbg_fault_cnt_int=2, dbg_spares_left=1, mismatch_cnt_dbg=0.

3 greške

```
set ::ff_campaign_fault_count 3
set ::ff_campaign_final_run_ns 4000
source C:/Users/mihaj/Desktop/nmr/Sistemi_projekat/scripts/force_fault_campaign.tcl
unset ::ff_campaign_fault_count
unset ::ff_campaign_final_run_ns
```

Očekivano: dbg_fault_cnt_int=3, dbg_spares_left=0, mismatch_cnt_dbg=0.

4 greške

```
set ::ff_campaign_fault_count 4
set ::ff_campaign_final_run_ns 4000
source C:/Users/mihaj/Desktop/nmr/Sistemi_projekat/scripts/force_fault_campaign.tcl
unset ::ff_campaign_fault_count
unset ::ff_campaign_final_run_ns
```

Očekivano: dbg_fault_cnt_int ostaje 3, dbg_spares_left ostaje 0; ovo je prelazni slucaj.

6 grešaka

```
set ::ff_campaign_fault_count 6
set ::ff_campaign_final_run_ns 10000
source C:/Users/mihaj/Desktop/nmr/Sistemi_projekat/scripts/force_fault_campaign.tcl
unset ::ff_campaign_fault_count
unset ::ff_campaign_final_run_ns
```

Očekivano: dbg_fault_cnt_int=3, dbg_spares_left=0, mismatch_cnt_dbg>0.

Potvrdjeni wave rezultati:
1 greska -> dbg_fault_cnt_int=1, dbg_spares_left=2, mismatch_cnt_dbg=0;
2 greske -> dbg_fault_cnt_int=2, dbg_spares_left=1, mismatch_cnt_dbg=0;
3 greske -> dbg_fault_cnt_int=3, dbg_spares_left=0, mismatch_cnt_dbg=0;
6 gresaka -> dbg_fault_cnt_int=3, dbg_spares_left=0, mismatch_cnt_dbg=359.



Slika 11. Behavioral fault test sa jednom ubačenom greškom

Na slici pomoćni indikatori pokazuju scenario sa jednom aktiviranom zamjenom i dvije preostale rezerve, dok *mismatch_cnt_dbg* ostaje 0 što potvrđuje da ubačena greška još ne dovodi do odstupanja izlaza.



Slika 12. Behavioral fault test sa dvije ubačene greške

Ovde pomoćni indikatori predstavljaju scenario sa dvije iskorišćene zamjene i jednom preostalom rezervom, dok *mismatch_cnt_dbg* i dalje ostaje 0 što znači da izlaz u posmatranom intervalu i dalje odgovara referentnom rezultatu.



Slika 13. Behavioral fault test sa tri ubačene greške

Ovde pomoćni indikatori odgovaraju scenariju u kojem su sve tri rezerve već iskorišćene, a *dbg_sel_reg* prikazuje promijenjeno mapiranje lane-ova. Iako su rezerve potrošene, *mismatch_cnt_dbg* je i dalje 0, pa izlaz u tom trenutku još uvijek ne odstupa.



Slika 14. Medjukorak fault campaigna nakon iscrpljenja rezervi

Ovde slika prikazuje prelazni trenutak nakon iscrpljenja rezervi. Pomoćni indikatori ostaju na granici K=3, dok *mismatch_cnt_dbg* još uvijek ne raste, što pokazuje da iscrpljenje rezervi ne mora odmah dovesti do vidljivog kvara na izlazu.



Slika 15. Behavioral fault campaign sa 6 ubrizganih grešaka

Na slici se vidi da *mismatch_cnt_dbg* raste, što znači da izlaz više ne prati referentni rezultat. Time je potvrđeno da u ovom fault campaign scenariju, nakon iscrpljenja raspoloživih rezervi, dodatne greške više nisu potpuno maskirane.

8. N/K analiza resursa i frekvencije

Tabela prikazuje zbirni pregled za vise N/K konfiguracija. Pokazuje cijenu otpornosti na greške - sa rastom N i K rastu LUT, FF i DSP resursi, a procjenjena maksimalna frekvencija opada zbog složenije putanje kroz redundantnu logiku

N	K	Synth DSP	Impl DSP	Synth LUT	WNS [ns]	est_Fmax [MHz]
3	1	24	24	4188	-3.493	74.113
5	1	36	36	4994	-4.305	69.906
5	3	48	48	6038	-5.009	66.627
7	3	60	60	8426	-6.100	62.112